电子产品设计报告1南京信息学院电子产品设计报告作者xx学号11316Fxx电子信息学院专业电子信息工程技术题目数字频率合成器的设计指导教师完成时间：2016年111.1锁相环路的基本组成113.1．直接式频率合成器113.2．吞脉冲式频率合成器锁相环路的基本组成及工作原理锁相环路早在30年代就已提出，并被用在同步接受机中。50年代锁相技术被用于提取彩色电视机的色同步信号。随后，锁相技术又被应用在空间技术中，采用锁相环路作成的窄带跟踪接受机接受微弱的卫星信号，达到了很好的效果。但由于分离元件的锁相环路过于复杂，且成本过高，受技术条件的限制，不可能在工业和民用电子设备中被广泛地采用。到了60年代末，由于集成电路技术的发展，锁相环路也实现了集成化、单片化，一般只需外接少量阻容元件便能实现锁相功能，而且调整简单、成本低、性能可靠、使用方便，因此广泛应用于通信、电视、音响、雷达、自动控制、遥控遥测、精密仪器等方面。1.1锁相环路的基本组成锁相环路的基本组成框图如图1所示。它由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，其中，PD和LF构成反馈，而VCO就是它的控制对象PG电子最新网站入口。锁相环路的基本组成框图如图1所示，若输入信号ui(t)的频率?i和VCO振荡信号（即输出信号）uo(t)的频率?o不相等（此时称锁相环路处于失锁状态），由于两信号的相位差是频差的积分，故两信号之间必然存在随时间变化的相位差。鉴相器对两信号的相位进行比较，输出一个与相位差成比例的误差电压ud(t)。该电压经LF（实际就是低通滤波器LpF）后，取出其中缓慢变化的直流或低频电压分量uc(t)作为控制电压。显然，uc(t)将随着相位差的变化作相应的变化。而uc(t)加到VCO的控制输入端，从而控制VCO的振荡频率，使其随uc(t)变化而变化，于是uo(t)与ui(t)的相位差不断减小，最终可能等于某一较小的恒定值，即二者的相位被“锁定”。容易理解，当相位被锁定后，输入信号频率?i与输出信号频率?o必然相等。下面通过电路仿真来讨论锁相环路的各部分工作原理。1.1.1．鉴相器（PD）鉴相器系一相位比较装置，用来检测输出信号uo(t)与输入信号ui(t)之间的相位差，并把转化为误差电压ud(t)。就一般情况而言，uo(t)与ui(t)均有初相角，因此可设输出电压和输入电压分别为uo(t)=Uomcos[?ot式中，?i(t)为以?it为参考相位的瞬时初相位。一般可用模拟乘法器来实现鉴相器的功能。此类鉴相器也称为相乘型鉴相器。1.1.2．环路滤波器（LF）环路滤波器是一个低通滤波器，它对环路的正常工作有重大影响，因此它也是锁相环路中的一个基本环节。环路滤波器的作用是把鉴相器输出电压中的高频分量及干扰杂波抑制掉，而让鉴相器输出电压中的低频分量或直流分量通过。图2所示电路为较常用的滤波器，一般R2R1，其作用是减少高频信号的衰减，从而提高锁相环路的捕捉和跟踪（频率）范围，但抗高频干扰的性能下降。此类滤波器也称为比例积分滤波器。比例积分滤波器（仿真电路）（a）无源比例积分滤波器（b）有源比例积分滤波器1.1.3．压控振荡器（VCO）压控振荡器是瞬时角频率受控制电压控制的一种振荡器，实际上是一种电压-频率变换器。压控振荡器的电路形式很多，图3所示电路为用变容二极管D1的电容Cj来调节振荡器的频率的电路，这是一种简单的压控振荡器。U02FckV3压控振荡器的仿线捕捉与锁定特性若锁相环路原本处于失锁状态，由于环路的调节作用，最终进入锁定状态，这一过程，称环路捕捉过程。在没有干扰的情况下，环路一经锁定，其输出信号频率等于输入信号频率。1.2.2自动跟踪特性若环路原本处于锁定状态，由于温度或电源电压的变化，使VCO输出频率变化，或者输入信号频率变化，通过环路自动相位控制作用，使VCO相位（频率）不断跟踪输入信号的相位（频率），这个过程称跟踪过程，或同步过程。由于锁相环路具有自动跟踪特性，所以它相当于一高频窄带滤波器，不但能滤除噪声和干扰，而且能跟踪输入信号的载频变化，可以从有噪声背景的输入已调波信号中提取出纯净的载波。1.2.3锁相环路的捕捉带与同步带环路能捕捉的最大起始频差范围称捕捉带或捕捉范围，记作Δfp。环路所能跟踪的最大频率范围称同步带，记作ΔfH。数字式锁相环路CD4046简介过去的锁相环大多采用分立元件和模拟电路构成，随着集成电路技术的发展，锁相环路也实现了集成化、单片化，而且性能可靠、使用方便，因此广泛应用于广播通信、电视、音响、雷达、自动控制、遥控遥测、精密仪器等方面。CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。模拟锁相环路适合于工作频率较高、频率变化范围较小的情况，因为若工作频率太低，则滤波器不能有效分离差频与和频信号、以及高次谐波信号；同时由于正弦型鉴相器的线性动态范围较小，若频率变化范围较大，则鉴相器不能产生有效的跟踪信号，从而无法实现锁相环路的锁定。锁相环路中若鉴相器采用数字式鉴相器，则称为数字式锁相环路。数字式锁相环路的工作频率范围宽，若其VCO采用RC型振荡器，则工作频率最低可达几HZ以下。常用的数字式锁相环路有CD4046、MC145152、MC145156等。下面对CD4046作一个简单介绍。CD4046是带有RC型VCO的锁相环路，属于低频锁相环路，同类产品还有CC4046（国产）、MC14046等。图4所示为CD4046的内部功能框图和构成锁相频率合成器时的外围元件连接图。芯片内含有一个低功耗、高线性VCO，两个工作方式不同的鉴相器PDI和PDII，A1为PDI和PDII的公用输入基准信号放大器，源跟随器A2与VCO输入端相连是专门作FM解调输出之用的，此外还有一个6V左右的齐纳稳压管。CD4046的1脚为锁定指示，高电平表示环路锁定。5脚为VCO禁止端，高电平时VCO停振。Text2.1．鉴相器PDI和PDIIui()fiuv()fvUdui超前uvui滞后uvui与uv同步CD4046鉴相器PDII的输入与输出波形CD4046芯片内的鉴相器PDI是一个数字逻辑异或门，由于CMOS门输出电平在0～VDD之间变化。所以只要用简单的积分电路就可以取出平均电平，因而使锁项环路的捕捉范围加大。该鉴相器主要应用在调频波的解调电路中。PDII是一个由边沿控制的数字比相器和互补CMOS输出结构组成的三态输出式鉴相器。由于数字比相器仅在ui和uv的上跳边沿起作用，因而该鉴相器能接收任意占空比的输入脉冲，即非常窄的脉冲。PDII的工作过程可用图9.2.2所示波形图来表示。14脚ui信号出现上跳变时，13脚也上跳输出高电平，3脚uv信号出现上跳变时，13脚下跳输出低电平；ui、uv同时触发时，13脚呈现高阻状态。因此，PDII可以使uv和ui严格同步，它常被应用在锁相频率合成器中。采用PDII的锁 项环其锁定范围等于捕捉范围，与环路滤波器关系不大。 鉴相器PDI一个数字逻辑异或门，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），U输出为低电平。如图 CD4046的内部组成框图由于CMOS门输出电平在0～VDD之间变化。所以只要用简单的积分电路就可以取出平均电平，因而使锁项环路的捕捉范围加大。该鉴相器主要应用在调频波 的解调电路中。鉴相器PDII是一个由信号的上升沿控制的数字存储网络。它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器的两个输人信号之间保持0相移。 由于数字比相器仅在ui和uv的上跳边沿起作用，因而该鉴相器能接收任意